同じプロセスノードを維持するZen3の改良点は多岐にわたる……

先週Zen3が発表された。
いつもは発表と同時に記事にするが、記事にしなかったのはいろいろ調べていたからである。

Zen3は、Zen2からIPC(Instruction Per Clock/クロック辺りの命令実行)で19%ほど性能が上がっているという。
ちなみに、型番が3000番代だったZen2に対して、Zen3は4000世代ではなく、5000世代になった。これは、GPU内蔵のAPU製品群と同じ型番に揃えたということだ。

尚、最初に投入されるのは、

Ryzen 9 5950X 3.4GHz(4.9GHz) 16コア/32スレッド 105W
Ryzen 9 5900X 3.7GHz(4.8GHz) 12コア/24スレッド 105W
Ryzen 7 5800X 3.8GHz(4.7GHz) 8コア/16スレッド 105W
Ryzen 5 5600X 3.7GHz(4.6GHz) 6コア/12スレッド  65W 標準クーラー搭載

の4ラインである。
ちなみに、Zen2で同じラインに相当する製品は、
Ryzen 9 3950X 3.5GHz(4.7GHz) 16コア/32スレッド 105W
Ryzen 9 3900X 3.8GHz(4.6GHz)  12コア/24スレッド 105W
Ryzen 7 3800X 3.9GHz(4.5GHz) 8コア/16スレッド 105W
Ryzen 5 3600X 3.8GHz(4.4GHz) 6コア/12スレッド  95W 標準クーラー搭載

となる。
ぱっと見、Ryzen 5についてはTDPが下がっており、ベースクロックが全般として100MHz下がり、最大クロックは200MHz上がっており、
一応発表では、先に述べたように同じクロックで19%パフォーマンスが上がるとしている。

これを見ると概ね、処理時平均クロックは同等か20MHz~100MHz程度高めに推移すると思われ、TDPを抑えるためにベースを下げたのだろうと思われる。

尚、今回は何度も書くがプロセスノードそのものはTSMCの7nmで変わっていないそうだ。7nm+ではない。

AMDが発表している主な改良点は以下のようになる。

・Cache Prefetching(キャッシュプリフェチ)
・Execution Engine(実行エンジン)
・Branch Predictor(分岐予測)
・Micro-op Cache(μOP)
・Front End (フロントエンド)
・Load/Store (ロード/ストア)

この内、FrontとLoad/Storeが40%~45%を締めているようだ。次いで、Execution Enginedとなり、CacheとμOPが同等、そして分岐予測となる。即ちほぼ全ての部分に改良が加わっている。
これらを全て合わせて19%(4GHz 8コア換算)の実行性能強化が図られたというのは、本当にアーキテクチャが大きく世代交代したわけだ。

具体的に示されている内容は少ない。

大きく示されたのは、キャッシュの
8コアCCXの採用することで、32MB-L3キャッシュ採用で調停遅延の大幅改善。これまでは4コア16MBで2~4つのCCXが存在し。その間にダイ毎の調停を儲けていた。これが、マルチスレッド処理においてキャッシュ間の処理遅延をもたらしていたが、そこが大きく改善された訳だ。

他は、概ね一連の再設計であると考えられる。
Zero Bubbles branch prediction (ゼロバブル分岐予測)等新しい言葉もあるが、それに伴いμOPの見直しを行い、パイプラインポート処理全般を拡張し最適化したのだろう。では、どうやってそのシリコンスペースを捻出したのかというのが、多分4コアの共有L3キャッシュ16MBから、8コアで32MBに増やしたことかも知れない。16コア製品でなければ、ダイ毎を結ぶ調停回路が不要になり、16コアでも1/2に減らすことが出来る。この面積削減は、結構大きな効果をもたらしているのだろう。

即ち、このプロセッサーは同じプロセスノードであると考えられるのに、フロントからバックまで構造的に多くの改良が施されている新アーキテクチャとなるわけだ。Z

尚、5nmと4nmの製品も開発中のようで、少なくともZen4は5nmとして再来年までに発表され出荷されることが決まっている。
今回は、4nmも開発中のような雰囲気を出していたが、それがZen5なのかは分からない。


ちなみに、今回日本の記事に関してみると面白い話がある。
何故か、AMDの発表なのにIntelのRocket Lake-Sが出ることを匂わせる記事もあることだ。

これは、これまでの記事では殆ど見られなかった傾向だ。これが示すのは、スポンサー配慮の影響だと思われる。Rocket Lake-Sはどんな製品かというとこれは、14nmプロセスノード(TSMCだと11nm~12nm Arf)となる。このプロセスノードは、今デスクトップの10700Kなどと同じものだ。

これもまたAMDと同じ刷新された設計となる。正しくは、既にモバイルで投入されているCove Architectureで8コア構成になるとされる。それに、Xe Graphicsを搭載するわけだ。モバイル版のTiger LakeやIce Lakeは10nm(TSMC換算で7nm-8nm ArF)だが、デスクトップは14nmのまま維持される訳だ。
その結果、コア数は8(多くても10)に留まるだろうとされている。一方で、Tiger LakeやIce Lakeに近いクロック性能は達成出るので、第10世代のCoreと同等程度までの性能は維持するか、少し上回るのがやっとと見られている。問題となるのは、TDPが高いままに維持され電力効率は悪いのではないかと見られていることだ。そのため、USB4.0とThunderbolt4.0のような部分を求めないなら(デスクトップで求める人は少ないだろう)、結構厳しいと考えられる。

じゃあ、何故ゲーミングなのかというと、内蔵のGPUがXeだからだ。
今回発表されたGPUレスのAMDに対して、Rocket Lake-Sは、Xe Graphicsが内蔵される。iGPUモデルとして見るならゲーミングでまだ電力効率は高いと売ることは出来る。
これは、AMDがGPU統合の製品ではないからこそ出来ることかもしれない。

AMDがデスクトップで、APUを出すのはまだ先だろう。そのまだ先という先までにIntelがRocket Lake-Sを投入すれば、内蔵GPU市場ではある程度シェアをもぎ取れるかもしれない。しかし、AMDがデスクトップやモバイルでAPUを出し始め、それがRDNAやRDNA2のような製品だとIntelの立場は厳しいものになるだろう。

まあ、Zen3もRocket Lake-Sも製品が登場してみないことには性能の評価は分からない。ただ、AMDが登壇で示した複数のベンチやアプリでの性能評価を示した(battlefield Vが-5%立ったのを除くと概ね3%~20%向上していた)自信を見る限り、AMDは本当に性能を上げてきたのだろう。これに対抗するRocket Lake-Sが果たしてES版で示している以上に評価を上げられるかが鍵だが、これだけ性能が上がっているとTiger Lakeでも、AVX-512を除けば殆ど性能が拮抗してきているはずでなかなか厳しい恐れがある。
























ブログ気持玉

クリックして気持ちを伝えよう!

ログインしてクリックすれば、自分のブログへのリンクが付きます。

→ログインへ

なるほど(納得、参考になった、ヘー)
驚いた
面白い
ナイス
ガッツ(がんばれ!)
かわいい

気持玉数 : 2

なるほど(納得、参考になった、ヘー) なるほど(納得、参考になった、ヘー)

この記事へのコメント

める
2020年10月13日 17:27
> では、どうやってそのシリコンスペースを捻出したのかというのが、多分4コアの共有L3キャッシュ16MBから、8コアで32MBに増やしたことかも知れない。16コア製品でなければ、ダイ毎を結ぶ調停回路が不要になり、16コアでも1/2に減らすことが出来る。この面積削減は、結構大きな効果をもたらしているのだろう。

CCDがモノリシックデザインになったところでいくらなんでもダイ面積は半分にはならないだろうし、L3キャッシュを8つのCPUコアで共有するとなるとキャッシュコヒーレンシのための複雑な回路でそもそもダイ面積が減ることはなさそうだし...